#

寄存器初始化

  • 寄存器初始为1时注意的事情

    在编写verilog代码过程中,有时,我们需要某个寄存器初始化为1。整个工程功能仿真正确,但是综合后仿真会出现问题。如:always@(posedge clk) begin&nbs

    作者:lihaichuan
    2020-07-29 07:03:14